Add reference to Haskell and Verilog. Add something about state to introduction
-rw-r--r-- 72 .gitignore
-rw-r--r-- 201353 IEEEtran.cls
-rw-r--r-- 69 Makefile
-rw-r--r-- 11040 clash.bib
-rw-r--r-- 19 clash.fmt
-rw-r--r-- 42525 c╬╗ash.lhs
-rw-r--r-- 168 latexmkrc