Put a VHDL in smallcaps.
authorMatthijs Kooijman <matthijs@stdin.nl>
Mon, 30 Nov 2009 20:45:34 +0000 (21:45 +0100)
committerMatthijs Kooijman <matthijs@stdin.nl>
Mon, 30 Nov 2009 20:45:34 +0000 (21:45 +0100)
Chapters/Future.tex

index 852d14f..9c60dfe 100644 (file)
@@ -391,8 +391,8 @@ behaviour is not needed.
 
 The main cost of this approach will probably be extra complexity in the
 compiler: The paths (state) data can take become very non-trivial, and it
-is probably hard to properly analyze these paths and produce the intended VHDL
-description.
+is probably hard to properly analyze these paths and produce the
+intended \VHDL description.
 
 \section{Multiple cycle descriptions}
 In the current Cλash prototype, every description is a single-cycle