Alu.hs

   1 module Alu (main) where
   2 import Bits
   3 import qualified Sim
   4
   5 main = Sim.simulate exec program initial_state
   6 mainIO = Sim.simulateIO exec initial_state
   7
   8 program = [
   9             -- (addr, we, op)
  10             (High, Low, High), -- z = r1 and t (0) ; t = r1 (1)
  11             (Low, Low, Low), -- z = r0 or t (1); t = r0 (0)
  12             (Low, High, DontCare), -- r0 = z (1)
  13             (High, Low, High), -- z = r1 and t (0); t = r1 (1)
  14             (High, High, DontCare) -- r1 = z (0)
  15           ]
  16
  17 initial_state = ((Low, High), (), Low, Low)
  18
  19 -- Register bank
  20
  21 type RegAddr = Bit
  22 type RegisterBankState = (Bit, Bit)
  23 register_bank ::
  24   (RegAddr, Bit, Bit) -> -- (addr, we, d)
  25   RegisterBankState -> -- s
  26   (RegisterBankState, Bit) -- (s', o)
  27
  28 register_bank (Low, Low, _) s = -- Read r0
  29   (s, fst s)
  30
  31 register_bank (High, Low, _) s = -- Read r1
  32   (s, snd s)
  33
  34 register_bank (addr, High, d) s = -- Write
  35   (s', DontCare)
  36   where
  37     (r0, r1) = s
  38     r0' = if addr == Low then d else r0
  39     r1' = if addr == High then d else r1
  40     s' = (r0', r1')
  41
  42 -- ALU
  43
  44 type AluState = ()
  45 type AluOp = Bit
  46
  47 alu :: (AluOp, Bit, Bit) -> AluState -> (AluState, Bit)
  48 alu (High, a, b) s = ((), a `hwand` b)
  49 alu (Low, a, b) s = ((), a `hwor` b)
  50
  51 type ExecState = (RegisterBankState, AluState, Bit, Bit)
  52 exec :: (RegAddr, Bit, AluOp) -> ExecState -> (ExecState, ())
  53
  54 -- Read & Exec
  55 exec (addr, Low, op) s =
  56   (s', ())
  57   where
  58     (reg_s, alu_s, t, z) = s
  59     (reg_s', t') = register_bank (addr, Low, DontCare) reg_s
  60     (alu_s', z') = alu (op, t', t) alu_s
  61     s' = (reg_s', alu_s', t', z')
  62
  63 -- Write
  64 exec (addr, High, op) s =
  65   (s', ())
  66   where
  67     (reg_s, alu_s, t, z) = s
  68     (reg_s', _) = register_bank (addr, High, z) reg_s
  69     s' = (reg_s', alu_s, t, z)
  70
  71 -- vim: set ts=8 sw=2 sts=2 expandtab: