Create a VHDL proc for each state variable.
-rw-r--r-- 9 .gitignore
-rw-r--r-- 2971 Adders.hs
-rw-r--r-- 1837 Alu.hs
-rw-r--r-- 1202 Bits.hs
-rw-r--r-- 304 Inverter.hs
-rw-r--r-- 1850 Parser.hs
-rw-r--r-- 401 Shifter.hs
-rw-r--r-- 1507 Sim.hs
-rw-r--r-- 29722 Translator.hs