Add some comments.

Use spaces instead of tabs.

Put getInstantiations in the State monad.

Put getArchitecture inside the State monad.

Make the state monad calling code more pretty.

Run mkHWFunction and addFunc in a State monad.

This uses a state consisting of a VHDLSession. The invocation of these
functions is a bit ugly now, that will be cleaned up next.

Derive Show for the data types we define.

Remove the Args constructor, just use a list instead.

Look up the port names in the session when generating an architecture.

Generate a HWFunction for the function that is being generated.

Lookup input port names for instantiations in the session.

This replaces the previously hardcoded portnames.

Make getPortMapEntry accept a PortNameMap.

Pass around a session variable.

This session variable stores a list of available functions and a number
for generating unique names. So far, the session is only used to lookup
output port names and is read only (ie, not returned from functions).

Use ForSyDe.Backend.VHDL modules to generate VHDL.

The current code is still a bit hacky, but no longer contains hardcoded
VHDL and instead builds a VHDL AST which is then printed by modules from
ForSyDe.

Note that this uses internal ForSyDe modules. ForSyDe was modified to
expose these internal modules.

Remove the entity generation code.

Handle tuple constructors in expressions.

This enables a hardware model to have multiple output ports, using a tuple
type. The code is still a bit hacky and only works for two-tuples.

Let the Adders module export everything.

Add a haskell model for a half adder.

Add an error message.

Map output ports as well as input ports.

Generate input port names from the argument types.

This replaces the hardcoded list of input port names which was used for
testing before.

Add .gitignore file.

Intial import of some haskell programs.

Contains the following files:
 * Adders.hs     - Some Haskell modelling of hardware adders.
 * Alu.hs        - A haskell model of an (extremely) simple cpu.
 * Bits.hs       - Stuff relating to a basic "Bit" datatype.
 * Inverter.hs   - A haskell model of an inverter.
 * Parser.hs     - A simple haskell parser using Language.Haskell libraries.
 * Shifter.hs    - A haskell model of an interactive xor-shifter.
 * Sim.hs        - Some utilities to run hardware models.
 * Translator.hs - A basic program that uses GHC to read Haskell code and
                   translates it into VHDL. This code is still very preliminary.