Add automated testbench generation according to supplied test input

Will not compile in VHDL yet as we need to implement the VHDL show method first

Show type of binder in listBinding.

Make listBind use listBinding.

Extend CoreShow for TyCons.

This still does not completely show TyCons, since they are quite complex,
but at least distinguishes the various constructors and some useful info.

Remove NoGenerics pragma, as the ghc bug 3391 is now fixed

Add a clash wrapper that fills in the libdir from GHC.Paths

Also add NoGenerics pragma to the other types.hs files

Fix core show

Currently Generics support is broken in combination with deriveAccessors

Add licence to top directory

Removed need for GHC.Paths, some functions however require a top libdir

Update .cabal file so that a default build is expected to be in the GHC tree

Make sure clash is build using stage2 ghc when build in ghc build tree

Changed name of cabal file so it will work in the GHC build tree

Changed build-depends to only those libraries required to build clash

tfvec, tfp and th-lift-ng are however required to translate any haskell
file to VHDL. They will be included in the clash package

We now support Annotations to indicate top-level entity and initial state

No need for Main.hs now that clash is a library

Adepted the modules to their new structure

Moved clash to it's own library directory, and started on library structure

Moved to new GHC API (6.11). Also use vhdl package for the VHDL AST

Remove the (now unused) is_wild predicate.

Don't create selector cases for unused binders.

Previously, no selector cases were created for wild binders, using the
hacky is_wild predicate. Now, this checks the free variables of the case
value instead.

Merge git://github.com/darchon/clash into cλash

* git://github.com/darchon/clash:
  Added resize function

Added resize function

Remove some unused code.

Use noSrcSpan instead of a dummy SrcSpan.

Simplify eitherCoreOrExprArgs.

Pulled 'varToVHDLExpr' into the TypeSession monad

No longer any need to explicitly load module interface in 'toCore'

We have to HscEnv from the original HaskellToCore compilation step
that already includes all the module interfaces we need.

Merge branch 'cλash' of git.stderr.nl/matthijs/projects/master-project

* 'cλash' of http://git.stderr.nl/matthijs/projects/master-project:
  Generate proper VHDL for top level bindings with no arguments.
  Use is_local_var for limiting appsimpl and letsimpl.
  Add newline at the end of file.
  Add is_local_var predicate.
  Santize comment dashes position.
  Normalize all used global binders.

Generate proper VHDL for top level bindings with no arguments.

Previously, a = b bindings would always generate an unconditional
assignment. Now, they use genApplication to generate VHDL, and
genApplications knows how to generate unconditional assignments when b is
a local identifier, and a component instantiation when b is a top level
binder.

Use is_local_var for limiting appsimpl and letsimpl.

Previously, appsimple and letsimpl would refrain from simplifying any Var
expression, since they are already simple. Now, they only refrain from
simplifying local variables, so references to top-level bindings will
still be simplified. This enables proper normalization of top level
bindings without arguments.

Add newline at the end of file.

Add is_local_var predicate.

Only save normalized tfp integers in the tfp-cache

Use HscEnv from initial HsToCore transformation when translating tfp to int

Santize comment dashes position.

This allows us to comment some lines in and out without having to remember
the exact position of the comment dashes (to prevent unneeded changes in
git).

Normalize all used global binders.

Previously, only function-typed binders were normalized (not necessarily
limited to global ones!).

Great speed-up in type generation

Now just normalize tfp ints that are used as keys for the type map
Before these were translated to integers.

Save a map caches tfp ints, and their correspding integer literal

Correctly handle negate for unsigned integers

Partly fixed implementation for integer literals.

But it still needs alot of fixing

VERY Ad-hoc support of literals.

Current implementation will probably fail in a lot of places

Added support for SizedInts and cleaned up some function related to SizedWords

Started adding numeric operations

Caching converted tfp integers to speedup translation

Updated cabal file to reflect change in TFVec, and the need for the filepath library

Merge branch 'cλash' of git.stderr.nl/matthijs/projects/master-project

* 'cλash' of http://git.stderr.nl/matthijs/projects/master-project:
  Let inlinefun inline everything non-representable.
  Unify typeprop and funprop into argprop.
  Extract only representable arguments.
  Add predicates for testing representability of types.

Made Bit an instance of Lift so it can be used in vectorTH

vectorTH works now, but you will need the latest version of TFVec

Let inlinefun inline everything non-representable.

This changes its name to inlinenonrep and makes it inline everything that
is not representable (which helps in particular for dictionary
construction expressions...).

I've not yet changed the conditions in various other transforms, so if
something silly would happen like having a dictionary as the value or
scrutinee of a case of let expression, things might go into an infinite
loop.

Also, since HTypes are generated very often now, things are really
starting to slow down...

Unify typeprop and funprop into argprop.

This also generalizes the conditions a bit by propagating anything that is
not representable.

Extract only representable arguments.

Previously, anything but types and functions was extracted. This
definition is slightly more general, but it should not matter for the
programs we work with.

Add predicates for testing representability of types.

These predicates try to build a VHDL type from a Core Type, to see if it
will be representable in hardware.

Let mkHType also return errors using Either.

Merge git://github.com/darchon/clash into cλash

* git://github.com/darchon/clash:
  Keys for typemap can now deal with vector lengths based on type operators

Conflicts:
Generate.hs
VHDLTools.hs

Put a TypeState in TransformState.

This will allow transforms to test if a Type is representable in VHDL.

Split off the type related VHDLState variables.

These are now put in a substate of VHDLState, named TypeState. This allows
a TypeState to be put into TransformState later on as well.

Make vhdl_ty and friends return errors with Either.

Previously, error messages were passed forward. However, this does not
allow a type lookup to gracefully fail, which will be needed for
normalization soon. Now, error messages are returned using an Either
value, so they can be ignored at top level if needed.

Keys for typemap can now deal with vector lengths based on type operators

Implementation is very slow, evalCoreExpr has to be run every time we
lookup and insert a new vector.

Stop extracting dataconstructor arguments.

Previously, dataconstructor arguments that had no arguments themselves
(eg. False, or High), would be extracted from an argument list, even
though they were just simple variable references. Since such a datacon can
be translated to a VHDL literal and VHDL supports mapping expressions (at
least constant expressions) to a port, there is no need for extraction
anymore.

Merge git://github.com/darchon/clash into cλash

* git://github.com/darchon/clash:
  We now output VHDL types in the correct order
  Removed the need for a special vector-type map.
  Added builtin functions: concat, reverse, iterate, iteraten, generate and generaten

We now output VHDL types in the correct order

Removed the need for a special vector-type map.

Vector types are stripped of their length and then used as key.
Note that is of course an invalid haskell type, and is only meant
for internal use.

Add TODO regarding removal of is_wild.

Added builtin functions: concat, reverse, iterate, iteraten, generate and generaten

Added builtin functions shiftl, shiftr, null, rotl, rotr

Updated all error messages to include modulename and function name

Added support for copyn and copy

Merge branch 'cλash' of git.stderr.nl/matthijs/projects/master-project

* 'cλash' of http://git.stderr.nl/matthijs/projects/master-project:
  Make genMap support mapping applications.
  Allow arguments to builtins to be applications.

Added "lengthT"

Merge git://github.com/darchon/clash into cλash

* git://github.com/darchon/clash:
  Added unzip
  Added "zip" function
  Added <+ and ++ operations
  Added support for instances of tfp integer, but poorly...
  Added select builtin
  Parameterized fold, so that it can be used for foldl and foldr

Make genMap support mapping applications.

This is a companion commit to the previous one, to handle the changes in
normal form introduced there. This only works for map so far, the other
higher order functions will be changed later.

Allow arguments to builtins to be applications.

This allows things like "map (hwand Low) as" or even "map (hwand x) as" in
normal form. Previously, the "hwand Low" part would be put into its own
function, but that could only work when mapping expression without free
variables.

Added unzip

Added typenames to typlerecordname to make unique id's

Added "zip" function

Added <+ and ++ operations

Added support for instances of tfp integer, but poorly...
They are always used as 'structural' parameters for functions
and as such should not be turned in to ports when these
arguments are applied.

Merge branch 'cλash' of git.stderr.nl/matthijs/projects/master-project

* 'cλash' of http://git.stderr.nl/matthijs/projects/master-project:
  Let exprToVar give a useful error message.
  Use tcSplitSigmaTy for getting at value arguments.
  Add is_simple predicate for applications and vars.
  Add function-typed argument extraction transform.
  Add has_free_vars predicate.
  Remove TODO that was already solved.

Added select builtin

Let exprToVar give a useful error message.

Use tcSplitSigmaTy for getting at value arguments.

Previously, some handcoded filters with isValArg and isDictId were used,
which were not so robust.

Add is_simple predicate for applications and vars.

Parameterized fold, so that it can be used for foldl and foldr

Add function-typed argument extraction transform.

This transform creates new functions for any function-typed argument to a
builtin function.

Add has_free_vars predicate.

Remove TODO that was already solved.

Merge git://github.com/darchon/clash into cλash

Disabled foldr generation again, it should either be updated to the
shorter form from my last commits, but preferably foldl should be
abstracted to handle both.

* git://github.com/darchon/clash:
  Added builtin function foldr
  Foldl correctly handles empty vectors

Conflicts:
Generate.hs
GlobalNameTable.hs

Add a anyset operation to HighOrdAlu, using foldl.

Re-enable and clean up the foldl generation.

This makes it use genApplication, meaning builtins can now also be folded.

Remove the function wrapper hack from HighOrdAlu.

Compile the alu now gives a nice design with a four bit inverter, four bit
and gate and a multiplexer!

Use genApplication in genMap and genZipWith.

This no longer limits these functions to component instantiations, but
also allows builtin functions to be called.

Remove the unused Maybe typing in Entity ports.

Add mkIndexedName utility function.

Restructure a lot of VHDL generating code.

In particular:
 * The globalNameTable was moved into Generate.
 * A large part of mkConcSm was moved into Generate.
 * A BuiltinBuilder now accepts Either CoreBndr VHDLName and
   [Either CoreExpr AST.Expr], so we can reuse them even when we no longer
   have a CoreBndrs (this does not happen yet, though).

Added builtin function foldr

Foldl correctly handles empty vectors

Merge branch 'cλash' of git.stderr.nl/matthijs/projects/master-project

* 'cλash' of http://git.stderr.nl/matthijs/projects/master-project:
  Unify all BuiltinBuilder functions.
  Give HighOrdAlu an and operation.
  Let tfvec_len and tfvec_elem give a proper error message.
  No longer use a view pattern in HsTools.

Conflicts:
Generate.hs

Unify all BuiltinBuilder functions.

By create a few wrapper functions, we can still leave the functions mostly
unchanged, but register them all with the same interface in the
GlobalNameTable.

Give HighOrdAlu an and operation.

Let tfvec_len and tfvec_elem give a proper error message.

Cleaned up genFoldlCall.

mkComponentInst now always maps the 'clk' port. You should never map it yourself again