Generate a VHDL architecture for each function.
-rw-r--r-- 9 .gitignore
-rw-r--r-- 3017 Adders.hs
-rw-r--r-- 1703 Alu.hs
-rw-r--r-- 1202 Bits.hs
-rw-r--r-- 7034 Flatten.hs
-rw-r--r-- 4273 FlattenTypes.hs
-rw-r--r-- 1889 HsValueMap.hs
-rw-r--r-- 304 Inverter.hs
-rw-r--r-- 1850 Parser.hs
-rw-r--r-- 3287 Pretty.hs
-rw-r--r-- 401 Shifter.hs
-rw-r--r-- 1507 Sim.hs
-rw-r--r-- 8255 Translator.hs
-rw-r--r-- 2993 TranslatorTypes.hs
-rw-r--r-- 5433 VHDL.hs
-rw-r--r-- 676 VHDLTypes.hs