Fix typos
[matthijs/master-project/haskell-symposium-talk.git] / reducer.lhs
1 \section{Real Hardware Designs}
2 \frame{
3 \frametitle{More than just toys}
4 \pause
5 \begin{columns}[l]
6 \column{0.5\textwidth}
7 \begin{figure}
8 \includegraphics<2->[width=5.5cm]{reducer}
9 \end{figure}
10 \column{0.5\textwidth}
11 \begin{itemize}
12   \item We implemented a reduction circuit in \clash{}\pause
13   \item Simulated in Haskell. VHDL simulation results match\pause
14   \item Synthesis completes without errors or warnings\pause
15   \item Around half speed of handcoded and optimized VHDL
16 \end{itemize}
17 \end{columns}
18 }\note[itemize]{
19 \item Toys like the poly cpu one are good to give a quick demo
20 \item But we used \clash{} to design 'real' hardware
21 \item Reduction circuit sums the numbers in a row, of different length
22 \item It uses a pipelined adder: multiple rows in pipeline, rows longer than pipeline
23 \item We hope you see this is not a trivial problem
24 \item Nice speed considering we don't optimize for it (only single example!)
25 }
26
27 % \begin{frame}[plain] 
28 %    \begin{centering} 
29 %       \includegraphics[height=\paperheight]{reducerschematic.png} 
30 %       \end{centering} 
31 % \end{frame}