Add clk port on any stateful entity.
-rw-r--r-- 9 .gitignore
-rw-r--r-- 3017 Adders.hs
-rw-r--r-- 1703 Alu.hs
-rw-r--r-- 1202 Bits.hs
-rw-r--r-- 8840 Flatten.hs
-rw-r--r-- 4938 FlattenTypes.hs
-rw-r--r-- 2469 HsValueMap.hs
-rw-r--r-- 304 Inverter.hs
-rw-r--r-- 1850 Parser.hs
-rw-r--r-- 3922 Pretty.hs
-rw-r--r-- 401 Shifter.hs
-rw-r--r-- 1507 Sim.hs
-rw-r--r-- 8653 Translator.hs
-rw-r--r-- 4043 TranslatorTypes.hs
-rw-r--r-- 9604 VHDL.hs
-rw-r--r-- 738 VHDLTypes.hs