Let VHDL use SignalInfo instead of HsFunction for generating states.
-rw-r--r-- 9 .gitignore
-rw-r--r-- 3291 Adders.hs
-rw-r--r-- 1729 Alu.hs
-rw-r--r-- 1202 Bits.hs
-rw-r--r-- 18588 Flatten.hs
-rw-r--r-- 6996 FlattenTypes.hs
-rw-r--r-- 2562 HsValueMap.hs
-rw-r--r-- 304 Inverter.hs
-rw-r--r-- 1850 Parser.hs
-rw-r--r-- 5479 Pretty.hs
-rw-r--r-- 401 Shifter.hs
-rw-r--r-- 1507 Sim.hs
-rw-r--r-- 11838 Translator.hs
-rw-r--r-- 4043 TranslatorTypes.hs
-rw-r--r-- 12933 VHDL.hs
-rw-r--r-- 907 VHDLTypes.hs